＜アンプ設計（番外編1）＞

久しぶりに煮物を作りました。

九州ではガメ煮などと言われていますが、根野菜を主に鳥肉と煮たものです。
具はニンジン、たけのこ、ごぼう、しいたけ、こんにゃくなど、肉は鳥肉です。鳥肉は骨なしでも良いですが骨からコクがでるので、私は骨つきを使っています。鍋用のぶつ切り肉などで十分です。
以下、私のポイントです。

① 味つけ

• 調味料は酒、しょうゆ、みりん、砂糖、白だしです。分量はけっこう適当で、甘さは好みです。
• 煮込み汁は、最後には濃くなるのでそれを予測して薄目でぼんやりした味でＯＫです。

② 手順

• まず水を除いて、汁を作り鳥肉を最初に調味料と煮込み、肉に飴色に汁が絡んで火が通ったら肉のみをトレイなどに取り出します。煮込み過ぎを防ぐためです。
• 野菜類は適当に一口大に切り、鍋で少量の油で軽く炒めます。
• 汁が残ったままの肉を取り出した鍋に、炒めた野菜を入れ水を適度に加えます。
• アルミホイルで蓋をして煮汁が軽く吹き上がってくる程度の火加減で煮ます。

③ フィニッシュ

• 根野菜に火が通ってきたら、肉を戻し入れます。
• 煮汁が半分くらいになってきたらアルミホイルを取り、鍋を持って返しをします。ここが重要です、具を煮汁ごとひっくり返すように両手で鍋を振りまたホイル蓋をして煮続けます。
  これを５分くらいで２～３回繰り返すと、煮汁が全体に回ってツヤが出てきます。
  火を切って冷まして味を馴染ませます。

煮物は温め直してもよいですが、冷たいままでも行けるし日持ちもします。
弁当にもＧＯＯＤで栄養バランスも抜群です！

 
昨今のアナログ集積回路といっても、その殆どがロジック回路とのミックスの回路でCMOSを使いどちらかというと、アナログ特性を多少犠牲にしてでも１チップ化できるという利点でアナログ回路とロジック回路を共に集積する場合が多いです。

しかしながら、入力フロントエンドアンプや出力アンプなど高周波、低雑音&歪、高出力
特性においてトップ性能を引き出そうとした場合、MOS　FETでは役不足となり、シリコンバイポーラや化合物半導体を使ったMESFET、HENT、ヘテロ構造のバイポーラ(SiGe)などが使いたい場合があります。今回は通常のシリコンバイポーラトランジスタを使ったトランスインピーダンスアンプを紹介します。
用途としては高速な電流電圧変換が必要な、光通信システムなどに使用されます。

まず電流を電圧に変換する方法としては一番簡単なのは当然ながら抵抗となります。
しかし、入力電流が微小でuAppオーダーとなると出力波形を観測するには大きな抵抗が必要となり、寄生容量等を考えると抵抗のみでは高帯域にできません。
例えば、10kΩの場合1pFの負荷を考えるとそれだけで帯域は16MHzとなってしまします。
よってアンプを使い抵抗帰還を使ったトランスインピーダンスアンプの構成となります。図１にブロック構成を示します。Roはマッチング用抵抗で、Rtは終端
抵抗、Cin,Coutは直流カット用の容量です。

＜図1＞　　ブロック構成

さて、問題はアンプの中身の回路構成ですが、まず増幅は雑音を極力少なくするために
エミッタ接地の増幅回路１段とすます。
また、出力はマッチングを考慮して、エミッタ接地回路のコレクター抵抗と
出力マッチング抵抗Roとを分離するためにバッファーとしてエミッタフォロア回路を使います。そうすると、まず回路構成としては図2となります。

＜図2＞　　回路構成1

ここで使用するトランジスタの主要な仕様は下記とします。

　最大コレクタ電流　　　 ：　30mA
　コレクタ-エミッタ耐圧　：　7V
　電流増幅率　　　　　　 ：　100@TYP
　fT　　　　　　　　　　　　 ：　8GHz@10mA
　帰還容量　　　　　　　  ：　0.5pF@Vcb=2V

まず電源電圧ですが耐圧が7Vなので5Vとします。
次にコレクタ電流を決定します。バイポーラトランジスタの場合、fTはトランジスタの電流増幅率の帯域（増幅率が1になる周波数）を表しますが、周波数がどこまで増幅できるかの指標となります。この周波数以上は増幅器としては機能しませんので、目安としてこの周波数の１桁下くらいまでで帯域設計をする必要があります。
このfTはコレクタ電流をX軸にとると特性は凸型の特性を示し、最適点が存在しますが、今回はその付近の10mAで設計します。
次に回路構成1でのQ1の入力抵抗を概算します。kT/qを26mVとすると

　　　　　　26mV/10mA×100＝260Ω

となります、従って例えば帰還抵抗をkΩオーダーとすると入力インピーダンスが非常に小さいためこの部分で大きくロスしオープン利得が確保できず帯域が延ばせません。
また、ベース電流による帰還抵抗での電圧降下は例えばRf=20kとすると

     　　　20kΩ×10mA/100＝2V

となり、電源電圧5Vに対して小さくなく直流バイアスの設計が困難となります。
よって、エミッタ接地回路の前段にもソースフォロアのバッファーQ3を配置します。
そうすると回路は図3の様になります。

＜図3＞　　回路構成2

この場合入力インピーダンスの概算は

　　　　　　26mV/10mA×100×100＝26kΩ

となりバッファー挿入前に対して2桁程度大きくできロスを改善できます。
さて、ここで次のステップとして周波数特性を計算するためにRfオープン時の等価回路を図4に示します。

＜図4＞　　等価回路1