2010年6月アーカイブ

こういった展示会は、関係する人だけが入場できる仕組み(事前登録など)になっている事がほとんどなのですが、この日は誰でも入場できるようになっていました。
若いカップルやおじいちゃんもチケット (600円くらいでした) を買うために入場ゲートに並んでいるのにはビックリです。

晩御飯を求めて、台北の食堂ともいえる士林（シーリン）夜市のフードコートに出かけました。日本で言うと年末のアメ横って言う感じの混み具合で、色んな匂いと掛け声に圧倒され、台湾のエネルギーを感じた夜でした。

誰もが色んな事に興味を持ち、足を運んでいる（行動している）事が、社会が活発に動いて発展している証ではないかと思いました。

”草食系”が急増している日本は大丈夫か？　と心配しつつ、今日の技術ネタに行きたいと思います。
 

今回は前回紹介したD-FF回路(図 1)の動作を説明したいと思います。

ラッチ内のASW(四角いブロック)の中は下の様になっていて、SW端子が‘H’でSWX端子が‘L’のときは、左側の列のTrがONし右側の列のTrがOFFするので、COM端子はA端子とつながります。逆にSW端子が‘L'でSWX端子が‘H’のときは、COM端子はB端子につながります。

ラッチ内のINV(三角のブロック)はインバータです。

図 1と図 3を使ってマスターラッチの動作から説明します。結構複雑な動きをします(汗)。

(A)CLKが‘L'の時(つまり、CLKXが‘H'の時)：
　　 ASWの端子Aと端子COMが接続し、入力Dが回路内に取り込まれます。
　　 このときD1,D1X,D1XXの状態が変化し、ASWの端子COMからインバータを
　　 2個経由した端子B(つまり、D1XX)は、端子A(つまり入力D)と同じ論理になっています。

(B)CLKが‘H'の時(つまり、CLKXが‘L'の時)：
　　 ASWの端子Bと端子COMが接続し、前の状態をラッチします。
　　 つまりD1、D1X、D1XXの正帰還状態となります。
　　 この間、ASWの端子A(つまり入力D)が変化しても、ラッチ回路内は影響を受けません。

続いて図 1と図 4を使ってスレーブラッチの動作を説明します。
（マスターラッチとはCLKの接続が逆になっている事に注意して下さい）

(C)CLKが‘H'の時(つまり、CLKXが‘L'の時)：
　　 ASWの端子Aと端子COMが接続し、入力D1Xが回路内に取り込まれます。
　　 このときD2X,D2XX,D2XXXの状態が変化し、ASWの端子COMからインバータを
　　 2個経由した端子B(つまり、D2XXX)は、端子A(つまり入力D)と同じ論理になっています。

(D)CLKが‘L'の時(つまり、CLKXが‘H'の時)：
　　 ASWの端子Bと端子COMが接続し、前の状態をラッチします。
　　 このときはD2X,D2XX,D2XXXの正帰還状態となります。
　　 この間、ASWの端子A(つまり入力D)が変化しても、ラッチ回路内は影響を受けません。

実はこの(D)になる時が一番危険な時なのです。
なぜかというと、“前の状態をラッチする”と“D1Xの変化”がほぼ同時に行われているからです。

安全にするには“前の状態をラッチした後、D1Xが変化する”ようにすれば良いので、
CLKの順番で言うと、

“スレーブラッチのCLKの立下り（CLKXの立ち上がり）の後、
　マスターラッチのCLKが立下る（CLKXが立ち上がる）”

となります。つまり、スレーブラッチのCLKがいつも早くなるようにしておけば良い事になります。

しかし、実際にはそう単純にはいかない事情があります。
次回はこのあたりをもう少し詳しく紹介したいと思います。

毎年、那覇空港に到着してまず向かうのが“みはま食堂”です。この“みはま食堂”のソーキそば定食は、体を現実の世界から沖縄モードに切り替えてくれるのです。軟骨まで柔らかくなったソーキの美味と、一人で食べきるのがちょっと厳しい量（汗）が沖縄に来たって事を教えてくれるのです。

毎年恒例、浜辺でのＤ－ＣＬＵＥ大運動会。
今年のビーサン飛ばしは優勝を狙ってちょっと重いビーサンを持ってきたのですが、いつのまにか重さや形にレギュレーションができていたようで、審査委員長に没収されてしまいました。。。（涙）
我が社の審査委員長は厳しいけど、美しいです(^_^)

初日の夜は、毎年恒例のＤ－ＣＬＵＥ大宴会です。今年は琉球村貸し切りで、大盛り上がり。
三線に合わせてみんなで踊り、今年もまたヘベレケになりました。
沖縄では結局みんな”オリオンビールの歌“で踊るのです。
“こんなに盛り上がる内地の人たちは初めてだ”と琉球村の村長からお褒めの言葉をいただきました（笑）。

AND回路やOR回路で構成した回路と同じ動作をNAND回路で構成して、トランジスタ数を少なくした回路が図 2の右です。動作は図 3の様になります。この回路はSetとResetの動作をするのでSRラッチと呼んでいます。

 この回路はSTB(ストローブ)信号が“1”の時間は、入力DINがそのまま出力OUTに現れて、STBを“0”にするとその状態を保持する回路です。しかし、STB="1“のときは入力信号が変化すると出力も変化してしまい、いろいろと問題が発生します(したのだと思います)。

そこで出てきたのが、D-FF回路(図 5)です（やっと本題にたどり着きました）。

この回路はトランスファーゲートを使ったラッチ回路を2段直列につないだ構成になっていて、前段をマスターラッチ、後段をスレーブラッチと呼びます。この回路はクロックのエッジのみ動作し、一旦ラッチがかかると図 4のDラッチ回路みたいに入力が変化しても出力は変化しません。したがって、クロックのエッジの瞬間の入力状態を保持することができます(図 6)。これにSET,RESET機能をつけたものが最も多く使われているのではないでしょうか。

次回はこのD-FFの動作についてもうちょっと詳しく紹介したいと思います。